default search action
Google
Google Scholar
Semantic Scholar
Internet Archive Scholar
CiteSeerX
ORCIDRechnergestützter Entwurf und Architektur mikroelektronischer Systeme 1990: Dortmund, Germany
- Bernd Reusch:
Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, GME/GI/ITG-Fachtagung, Dortmund, Oktober 1990, Proceedings. Informatik-Fachberichte 255, Springer 1990, ISBN 3-540-53163-7 - Rainer Brück, Elmar Migas:
TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-Layouts. 1-11 - Wolfgang Meier:
Hierarchical Netlist Extraction and Design Rule Check. 12-23 - Ulrich Röttcher, J. Fritz, F. Krohm, G. Hess:
HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout Data. 24-32 - Christian Wolters:
Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der Transistoranzahl. 33-41 - Norbert Wehn, Manfred Glesner, A. Kister, S. Kastner:
Timing Driven Partitioning of Combinational Logic. 42-51 - Michael May
:
Über ein Min-Cross Kanalrouting-Problem. 52-63 - Peter V. Kraus, Dieter A. Mlynski, Chong-Min Kyung:
Diffusion - An analytic procedure applied to global macro cell placment. 64-74 - Jürgen Bortolazzi, Klaus D. Müller-Glaser:
Rechnergestützte Spezifikation in einer integrierten Entwrusumgebung für anwendungsspezifische Systeme. 75-90 - Marek Gondzio:
A Concept of Defining Semantics of Concurrent Microprograms. 91-103 - DeForest Tovey, Victor Valdivia:
A Methodology for Hierarchical Module Generator Specification. 104-114 - Christian Ewering:
A New Allocation Method for the Synthesis of Partitioned Busses. 115-129 - Georg Klein-Heßling, Manfred Schäfer:
Architekturentwurf für nebenläfige, funktionssichere Steuerungen. 130-142 - Peter Gutberlet, Heinrich Krämer, Wolfgang Rosenstiel:
CASCH - ein Scheduling-Algorithmus für "High-Level"-Synthese. 143-156 - Klaus Hoffmann, Michael Mertens, Klaus Milzner, Werner Brockherde, Günther Hess, Roland Klinke, Florian Frohm:
OASE: A Knowledge Based Environment for Analog Circuit Design. 157-168 - Harald Gundlach, Klaus D. Müller-Glaser:
Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen. 169-181 - Ernst J. Lehner, H. Hofestädt:
Testbarkeitsanalyse beim hierarchischen top-down Entwurf. 182-194 - Bernhard H. Seiß, Michael H. Schulz:
Ein neues, effizientes Verfahren zum Testpunkteeinbau in kombinatorischen Schaltungen. 195-206 - Peter Schwarz, Christoph Clauß, Ulrich Donath, Jürgen Haufe, Gunter Kurth, Peter Trappe:
KOSIM-ein Mixed-Mode, Multi-Level-Simulator. 207-220 - Thomas Schwederski, Thomas Büchner, Werner Haas, Martin Zahn:
ATTACC - an Automated Tool for Timing Analysis and Cell Characterization. 221-230 - E. Aposporidis, W. Jud, F. Lohnert:
Parallele Simulatoren für VLSI - Stand und Zukunftslinien des DISIM-Systems. 231-243 - Michael Bechtold, Th. Leyendecker, Matthias Niemeyer, A. Oczko, Christel Oczko:
Das Simulatorkopplungsprojekt. 244-264 - Uwe Vehlies, Andreas Münzner:
Automatisierter Entwurf von Schaltungen für die schnelle digitale Signalverarbeitung. 265-272 - Ernst Lüder, Joerg Schaepperle:
Optimierung von Schaltungen mit determinierten und statistischen Suchverfahren. 273-284 - Klaus Scherer, Oliver Rettig:
Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch Emulation. 285-296
manage site settings
To protect your privacy, all features that rely on external API calls from your browser are turned off by default. You need to opt-in for them to become active. All settings here will be stored as cookies with your web browser. For more information see our F.A.Q.
last updated on 2025-04-04 23:35 CEST by the dblp team
all metadata released as open data under CC0 1.0 license
see also: Terms of Use | Privacy Policy | Imprint
dblp was originally created in 1993 at:
since 2018, dblp has been operated and maintained by:
the dblp computer science bibliography is funded and supported by:
